RCC->CR |= RCC_CR_HSION;
while(!(RCC_CR_HSIRDY));

RCC->CFGR&= ~(RCC_CFGR_PPRE2|RCC_CFGR_PPRE1|RCC_CFGR_HPRE);
RCC->CFGR|=(RCC_CFGR_PPRE1_2|RCC_CFGR_PPRE2_2|RCC_CFGR_HPRE_3);

FLASH->ACR |= FLASH_ACR_PRFTBE;
FLASH->ACR |= FLASH_ACR_LATENCY_2; 

RCC->CFGR&= ~(RCC_CFGR_PLLMULL|RCC_CFGR_PLLSRC);
RCC->CFGR|=RCC_CFGR_PLLMULL_1;
RCC->CR|=RCC_CR_PLLON;
while((RCC->CR & RCC_CR_PLLRDY) == 0){};
RCC->CFGR |= RCC_CFGR_SW_1;


RCC->APB2ENR |= (RCC_APB2ENR_AFIOEN | RCC_APB2ENR_IOPAEN);
GPIOA->CRH|=(GPIO_CRH_MODE8|GPIO_CRH_CNF8_1);

RCC->CFGR|=RCC_CFGR_MCO_2;

//********************************************************************************
//Function: настройкa системы тактирования контроллера STM32F103xx              //
//          источник сигнала - внутренний RC генератор через умножитель         //
//********************************************************************************
void InitClk()
{
  //Частота  SystemCoreClock выше 24 MHz - разрешить буфер предварительной выборки FLASH
  FLASH->ACR|=  FLASH_ACR_PRFTBE;        //Включить буфер предварительной выборки
  FLASH->ACR&= ~FLASH_ACR_LATENCY;       //Очистить FLASH_ACR_LATENCY
  FLASH->ACR |= FLASH_ACR_LATENCY_1;     //Пропускать 1 такт

  //Настройка PLL
  RCC->CFGR  &= ~RCC_CFGR_PLLSRC;        //Источником сигнала для PLL выбран HSI с делением на 2
  RCC->CR   &= ~RCC_CR_PLLON;            //Отключить генератор PLL
  RCC->CFGR &= ~RCC_CFGR_PLLMULL;        //Очистить PLLMULL
  RCC->CFGR |=  RCC_CFGR_PLLMULL12;      //Коефициент умножения = 12
  RCC->CR   |=  RCC_CR_PLLON;            //Включить генератор PLL
  while((RCC->CR & RCC_CR_PLLRDY)==0) {} //Ожидание готовности PLL

  //Переключиться на тактирование от PLL
  RCC->CFGR &= ~RCC_CFGR_SW;             //Очистка битов выбора источника тактового сигнала
  RCC->CFGR |=  RCC_CFGR_SW_PLL;         //Выбрать источником тактового сигнала PLL
  while((RCC->CFGR&RCC_CFGR_SWS)!=0x08){}//Ожидание переключения на PLL
  //Настроить делитель для шины APB1
  RCC->CFGR &= ~RCC_CFGR_PPRE1;          //Очистка битов предделителя "APB1 Prescaler"
  RCC->CFGR |=  RCC_CFGR_PPRE1_DIV2;     //Установить "APB1 Prescaler" равным 2

  //Настроить делитель для ADC
  RCC->CFGR &= ~CFGR_ADCPRE;             //Очистка битов предделителя "ADC Prescaler"
  RCC->CFGR |=  CFGR_ADCPRE_DIV4;        //Установить "ADC Prescaler" равным 4

}

void PLL_init(void)
{
   RCC_DeInit();

   RCC_PLLCmd(DISABLE);

   while(RCC_GetFlagStatus(RCC_FLAG_HSIRDY) == RESET);

   RCC_HCLKConfig(RCC_SYSCLK_Div1);

   RCC_PCLK1Config(RCC_HCLK_Div2);
   RCC_PCLK2Config(RCC_HCLK_Div1);

   RCC_PLLConfig(RCC_PLLSource_HSI, 16, 336, 4, 7);

   RCC_PLLCmd(ENABLE);

   while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET);

   RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK);

   while (RCC_GetSYSCLKSource() != 0x08);
}

  RCC->CFGR = tmpreg;